CDCM6208: cdcm6208 芯片Y0_P/Y0_N, Y1_P/Y1_N, Y2_P/Y2_N, Y3_P/Y3_N,管脚没有差分时钟输出。

Hi Ti工程师 目前在使用cdcm6208 芯片Y0_P/Y0_N, Y1_P/Y1_N, Y2_P/Y2_N, Y3_P/Y3_N,管脚没有差分时钟输出，时钟不能正常输出导致dsp不能工作。 下面是原理图和代码，请帮忙看下：

已进行的测试:

1.STATUS0管脚为低电平；

2.SI_MODE0,SI_MODE1为低电平（spi配置）；

3.SEC_REFP为25Mhz的时钟输入；

4.SYNC/PDN/RESETN 为高电平1.8V；

5.SPI相应的管脚在示波器上抓取波形，可抓到spi有信号输入和输出；

6.原理图R172、R173两端的电压为1.8V；

Kailyn Chen：

您好，PDN是一直拉高的吗？如果是的话，不建议将此引脚直接拉，因为早早的将PDN拉高会导致PLL校准失败，导致无法锁存。　

参考Figure 59的时序，正确的时序就是将PDN有个延时，等所有电压起来到稳定之后再将其拉高。