TI中文支持网Part Number:LMK04828Other Parts Discussed in Thread:ADC12DL3200EVM,
参考adc12dl3200evm设计的，晶振输入幅值和adc12dl3200evm的晶振基本一样，但lmk04828的时钟输出幅值只有20mv.
Kailyn Chen：
您好，您的意思是使用LMK04828 作为时钟输出给ADC作为输入时钟是吗?
输入给LMK04828多大频率，欲得到多大输出频率？是如何配置的？
,
wentao lin：
是的，晶振输入是100MHz,幅值大概1.6V.lmk04828七个通道都输出800MHz，但幅值只有20mv左右，datasheet上lvds的幅值大概400mv.我是先用TICS PRO进行配置导出寄存器的值然后写入lmk04828,spi读写都是正常的。
,
Kailyn Chen：
您好，7个通道输出都是LVDS信号是吗？800mV指的是VOD，也即差分输出幅值。 单端输出LVDS 400mV是没问题的。
能把您使用TICSPRo的配置页面截图看下吗？
另外，上面输出20mV的输出是什么信号，LVDS还是其他？
,
wentao lin：
七路都是LVDS
,
wentao lin：
但是如果降低时钟输出频率，幅值会有所提升，是否是阻抗匹配的问题？
,
Kailyn Chen：
直接在LVDS端测量的输出吗？
如果是的话，使用差分碳棒测试的时候，请在差分输出端加上一个100ohm匹配电阻，再测试下。
另外，1.6V 100Mhz 输入，1.6V是Vp，还是1.6Vpp？因为单端输入的话，最大不超过3.1Vpp。 1.6V的话，是0~1.6V或者1.6Vpp就在范围内，如果1.6Vp就超过了输入范围。
,
wentao lin：
100MHz是1.6vpp,
其实我是测的差分信号一端的峰峰值，但是adc12dl3200evm的差分信号一端的峰峰值有400mvpp,而我的只有不到20mvpp.
,
Kailyn Chen：
您好，我看电路中，输出耦合方式是采用的LVPECL的输出耦合，AC耦合电容前端使用的240ohm下拉到地。
如果您是配置的LVDS输出，耦合方式如下：
