LMH7322 LVDS输出异常

如下原理图，输入端IN+为0V，IN-为±1V的方波（10KHZ），LVDS输出异常，如示波器截图红色部分，电平1.66V-1.86V，且失真，

Jason hu：

帮忙看吧，多谢

,

Kailyn Chen：

您好,输入波形是在LMH7322的输入端测试的吗? 建议AC耦合,并且端接50ohm 匹配电阻, 参考Figure 24. ANALOG TO LVDS的电路.
输出也是在靠近LMH7322的输出端测试的吗? 是否有加其他容性负载?

,

Jason hu：

输入波是输入端测试的，并不是AC耦合，输出端直连FPGA

,

Kailyn Chen：

您好,建议先使用TINA将您的电路仿真看下,是否输出没问题.

LMH7322.TSC