User FPGA无法抓到RST_ACTIVE信号

2020-10-23 分类：DLP® 技术阅读(259)

DLPC4100输出的RST_ACTIVE信号为高电平时，User FPGA无法抓到这个高电平，是什么原因导致的呢（管脚分配正确）？

您好！

感谢使用TI的DLP产品。

如果理解正确，您是指DLPC410的RST_ACTIVE信号输出为高？但是FPGA端没有办法抓到？

您是在使用TI的EVM吗？还是自己研发的板子？请问是如何判断RST_ACTIVE输出为高的？

Best regards