关于时钟监测

TI

你好

我看文档上有这样的说明

对于时钟监控部分，首先有外部时钟输出分频器 ECLK，可以从外部监视 CPU时钟频率，引脚可以根据需要配置为 GIO 或 ECLK 引脚。
第二 晶振监视器可以检测到晶振频率是否超过了设定的最大或最小值。当检测到晶振失效时可以选择让芯片复位或将时钟切换到内部低功耗振荡器 LPO上。
此外，PLL 失效监测模块可以监测 PLL 是否出现锁相失败，同样可以选择当检测到 PLL 失效时让 MCU 复位还是切换到内部低功耗振荡器 LPO 或者切换到
外部晶振继续运行。

问题：

这个外部晶振连接CPU的时候硬件需要特别的设置吗？

如何HCG上设置偏差？需要使能这个功能吗？还是CPU硬件自带的复位.

Susan Yang：

请问能否给出您现在使用芯片的具体型号以及该说明的出处？谢谢

,

whong zhao：

TMS570LS0432TI Hercules开发实战手册

,

Susan Yang：

whong zhao 说：这个外部晶振连接CPU的时候硬件需要特别的设置吗？

关于这个您可以看一下开发板上的Y2, 设计文件参考 链接

whong zhao 说：如何HCG上设置偏差？需要使能这个功能吗？还是CPU硬件自带的复位.

TMS570利用内部的10MHz的LPO对外部晶振频率有监控,由于HF-LPO存在一定的误差范围，建议外部晶振频率在5~20MHz之间。

关于此建议您参考用户指南

Oscillator, PLL, and Clock Monitoring 的 

9.4.4 LPOCLKDET Enable

9.4.3 Recovery from Oscillator Failure

,

Susan Yang：

谢谢确认答案，后续有其他问题的话，您可以随时发新帖，谢谢