TI中文支持网
TI专业的中文技术问题咨询交流网站

关于MSP430 ADC在连续采样模式下的输入端开关的问题

请问MSP430AFE253这颗MCU,在开启ADC连续采样后,AD通道输入端的开关是否是一直闭合的?

如果不是一直闭合的,那是否在每次ADC转换结果生成后,即开始下一次采样的时刻,会开启这个开关,且仅开关一次?

谢谢。

Susan Yang:

我认为是一直闭合的。请问您现在具体是遇到了什么问题?

zujian11 zhang:

回复 Susan Yang:

现在ADC的采样频率已经调到最高了,因为波形的变化周期比较快,目的是尽量让采样到的波形不失真。现在发现在某些工况下,采样到的信号的相位有往前偏移的现象。所以确认一下AD模块实际把外部电压信号采集进来的时间点,以便排查原因。

Susan Yang:

回复 zujian11 zhang:

谢谢您的反馈!请问您现在情况如何?下面关于SD24的相关资料,您可以参考一下

www.ti.com/…/slaa957.pdf

www.electronicdesign.com/…/whats-the-difference-between-continuoustime-and-discretetime-deltasigma-adcs

zujian11 zhang:

回复 Susan Yang:

你好。目前采样的电压变化幅度很小的,不超过30mV。所以我想这个滞后的问题应该不是由ADC的阶跃响应造成的。我能想到的就是前端的那个开关的影响。

第一份文档里没看到有关于这个问题的解答。第二个链接打不开。但是文档5.1.1章节里有这个说明:

For continuous-time SD ADC modules such as CTSD16 and SD24, the architecture does not feature a switchedcapacitor input stage, so the minimum settling time does not apply. However, this does not imply that the source impedance can be infinite.

这个意思是不是  对于SD24来讲,前端输入电压的稳定时间可以不用考虑?还是我理解错了。

另外,根据这段话似乎也看不出来这个开关是否是一直闭合的。麻烦分析一下。谢谢。

Susan Yang:

回复 zujian11 zhang:

谢谢您的反馈,我会在再次确认之后给您回复

Eason Zhou:

回复 zujian11 zhang:

你好,
请问你的oversample rato 设的多少,把OSR设低点看看呢,另外与SAR ADC不同SD ADC本身就具有延迟特性。比如在sin3滤波器那边就会延迟3个ADC clock cycle的时间。

Susan Yang:

回复 Susan Yang:

谢谢eason的回复!

另外请您参考一下E2E上的回复

e2e.ti.com/…/3564116

zujian11 zhang:

回复 Eason Zhou:

采样电压信号的周期大概是500hz,电压变化幅度不超过30mV。ADC时钟1M,OSR设置成256或128,开启连续采样。
这两天的测试发现跟信号源有关系。换了个信号源就看不出这个延迟现象了。

zujian11 zhang:

回复 Susan Yang:

谢谢转贴。帖子里的回答是SD24_A在采样时是有开关动作的?最好能帮忙确认下开关的时间点。

Susan Yang:

回复 zujian11 zhang:

您可以在该链接跟踪回复您的疑问的

赞(0)
未经允许不得转载:TI中文支持网 » 关于MSP430 ADC在连续采样模式下的输入端开关的问题
分享到: 更多 (0)