TI中文支持网自己做的板子，DDR800M时钟，使用了4片ddr 64位数据。根据表格里面的信息我配置了DQS0-DQS7,CK0-CK3。测试发现数据读写不正常。不知道我这样配置对不对。请大家指导一下。3146.DDR3 PHY Calc v11.xlsx
Shine：
具体参数设置说明可以参考表格的Instruction sheet页。您的表格中DDR3 Clock Frequency没有修改成400M。
user5801771：
回复 Shine:
你好，谢谢你的回复。有一个地方我不是很明白，根据表格的说明，我的CK4-CK7这几个时钟线长我都填写的0，还有DQS_ECC和CK_ECC也都填写的0，不知道是不是应该在这里填0.我看网上其他人的表格，这些数据好像都没有填0的。
Shine：
回复 user5801771:
CLk0～7是指DDRCLK时钟引脚。c6678 DDR3是64bit，有8个byte lane，每个byte lane对应DQSx/CLKx，如果哪个byte lane没有用的话，就填0。
user5801771：
回复 Shine:
感谢您的回复。因为我用的是4片16位的DDR，所以硬件上只有4对时钟线。请问我在配置的时候（CK0/CK1）（CK2/CK3）（CK4/CK5）（CK6/CK6）括号里面的每对时钟线是不是应该填写一样的值呢？请您拨冗指导！
