TI中文支持网想請教一下。
這顆料件如果我不想使用WDI功能，我查看ds，是建議將該腳形成高阻抗狀態。
讓ic內部自動產生一個wdi訊號，使的ic不會進入reset狀態。除非MR腳位觸發，才會進入RESET狀態。
何謂高阻抗狀態，是指開路嗎??
我目前是開路，似乎是有達到我要的目的，不過文件上並沒有交待的很清楚，是否真的是將其開路就好，請再回覆，感謝。
目前懸空，我看IC內的BLOCK圖，WDI腳內部，有一個PULL HIGH電阻，我想應該是可以避免工業環境中因為干擾造成的誤觸發。
這樣是否正確，還是有其它建議。
———————————-
（WDI的接腳描述）
Watchdog timer input. If WDI remains high or low longer than the timeout period, then reset is triggered. The timer clears when reset is asserted or when WDI sees a rising edge or a falling edge. If unused, the WDI connection must be high impedance to prevent it from causing a reset event.
（8.3.4 Watchdog Timer (WDI)）
MAGUS MAA：
回复 Johnsin Tao:
Hi, 感謝回覆。
DS沒有說明高阻抗的建議接法，所以才有疑惑。
目前我是直接NC，看來是可以正常工作。
