TI中文支持网通常在计算或者仿真DCDC电路时，模型里面都只有电感后面的滤波电容。在真实的PCB上，板级滤波电容通常也是很大容量的，比如在一个CPU的板上面，BULK电容的容量通常会达到几十uf，甚至上百。这些电容实际上距离DCDC的输出输出电容距离不远，在有些小型电路板上，可能都不到10mm，我的疑惑是这些电容到底要不要折算到输出电容里面一起计算，因为如此大的输出电容，会使DCDC幅频响应与仿真结果相差很远。
Johnsin Tao：
Hi只需要按照计算buck电路的输出电容即可，电容layout靠近电感。至于受电芯片或者其他，都是需要要有稳压电容稳压的，之间或许有距离，10mm左右，但是不比将这个稳压电容计算在buck电路内，假设没有这个稳压电容，受电芯片输入甚至会瞬态拉低，两方各有各的左右。前者容值可能比较大，后者相对较小，计算算在一起，对于环路影响不会很大。
eric zeng：
回复 Johnsin Tao:
很多时候我们仿真出来的滤波电容只需要20-30uf，如果手工改为100uf以上，再去仿真，明显可以看到幅频曲线劣化。但是实际板上的bulk电容就高达100uf，有些高耗电的CPU需要的bulk电容还更大，我想问的是，这么大的电容，不需要折算到DCDC输出电容去计算吗？我下载了好几个DCDC器件的IBIS模型，试图在Pspice中仿真这种情况，但是发现无法做幅频曲线仿真。
Johnsin Tao：
回复 eric zeng:
HI20~30uF的输出电容甚至更小，相差10mm，即便后面再有稳压电容10uF一般也不会有问题的。你可以将10uF的影响这算到输出电容中，我认为还是很小的，而buck电路得环路，稳定性是由一定范围得裕度的。
eric zeng：
回复 Johnsin Tao:
你好，您说的后面的电容10uf，这个那么小，肯定对环路没有影响，但是我上面问题中说的是100uf以上，其实很多高耗电的CPU，bulk电容还不止100uf，而且这些电容距离DCDC不远，特别是核心板，一般都挨的很近
Johnsin Tao：
回复 eric zeng:
Hi如果过高适当这算一些过去，可以依据调试结果，因为这个已经牵涉到2个电路之间的影响。
eric zeng：
回复 Johnsin Tao:
请问下，这种情况如何仿真呢？在线的仿真没有这个功能，它只有有个滤波电容，下载回来的ibis模型，也无法用于ac小信号仿真，我测试过，仿真出来的波特图是错误的
Johnsin Tao：
回复 eric zeng:
Hi我觉得这种很难评估影响的。
eric zeng：
回复 Johnsin Tao:
那我换一个问法：我下载了这些电源ic的ibis模型，如何才能进行ac小信号仿真，我在pspic按常规设置仿真出来结果是错误的，web bench上虽然能仿真，但是只能带一个电容
Johnsin Tao：
回复 eric zeng:
HiTI电源没有IBIS模型的。我觉得这个要调试为准，因为牵涉到2个电路之间的影响。过去我们一般都是单独看电源芯片这边，不考虑受电方面电容的影响。如你所说，相隔距离如果非常近，肯定是可以将原有电容用小一点，但是近归近，这个影响怎么量化呢？还是说直接就算做电源的输出
电容，如果可以这样，还是需要调试确认。
