TI中文支持网应用环境：Intel FPGA+ADS7865完成模拟电路采集
问题1：除了参数手册外，是否有更详尽的软件代码案例。Verilog如何编写ADS7865的相关代码？
问题2：此芯片可实现3+3伪差分或者2+2全差分的采样，最高可实现2M采样率。但是在3+3模式2M采样率下，数据能否保持同步传输？能否实现数据的及时读取？
问题3：3+3模式下，能否每次只读上3路数据，忽略下3路？（能否实现6路采集，但只读取某几路？）
Amy Luo：
您好，感谢您对TI产品的关注！
2、如果在整个序列被转换后读取输出数据，则输出数据以后进先出的方式呈现，但是我认为您可以使用数据手册Figure 33.Sequencer Modes (Example: SL = '11')中的mode2，在两个连续转换之间的BUSY时间内读取，以实现数据的及时读取。
3、可以的，因为这个转换器的同时采样特性，ADS7865不允许您选择CHA或CHB，因此只能忽略不需要的通道数据
