TI中文支持网问题描述：DP83822的硬件电路设计原理图已验证是可用的，而且芯片的配置电路是默认将DP83822配置为MII接口；在重新做板后发现该模块不能正常获取IP，测量信号发现TX_CLK和RX_CLK没有时钟输出，RX_D3/GPIO3却有50MHz的时钟输出，MDC和MDIO可正常读取和配置寄存器，个人认为芯片工作正常，但是硬件默认的配置接口却变成了RMII接口，硬件电路设计并未更改，之前可正常配置为MII；
由于硬件电路不知如何修改，也不太方便修改，能否在芯片复位后通过软件配置寄存器的方法，将RMII接口配置为MII接口，本人尝试过配置0x0017的bit9和bit5，但似乎不止修改这些，请问该如何配置寄存器才能更改为MII接口；
还望各位大佬多多指点，非常感谢！
Susan Yang：请您去 接口/时钟 板块发帖询问，谢谢
e2echina.ti.com/…/
问题描述：DP83822的硬件电路设计原理图已验证是可用的，而且芯片的配置电路是默认将DP83822配置为MII接口；在重新做板后发现该模块不能正常获取IP，测量信号发现TX_CLK和RX_CLK没有时钟输出，RX_D3/GPIO3却有50MHz的时钟输出，MDC和MDIO可正常读取和配置寄存器，个人认为芯片工作正常，但是硬件默认的配置接口却变成了RMII接口，硬件电路设计并未更改，之前可正常配置为MII；
由于硬件电路不知如何修改，也不太方便修改，能否在芯片复位后通过软件配置寄存器的方法，将RMII接口配置为MII接口，本人尝试过配置0x0017的bit9和bit5，但似乎不止修改这些，请问该如何配置寄存器才能更改为MII接口；
还望各位大佬多多指点，非常感谢！
user4737222：
回复 Susan Yang:
很抱歉，没注意到…
