TI中文支持网看到你们一篇文章说，并联DAC可以提高性能
focus.ti.com/…/getliterature.tsp
在你们的文章里面没有详细的解释，请问这样的说法有何理论依据？请帮忙解答一下我的疑惑，谢谢
Gerry Li：
ADC的信噪比分由两部分构成，
1. 量化信噪比，其计算公式为：S1=6.02*N+1.78+10*log10(fs/(2*BW));
2. 采样时钟的抖动带来的信噪比：S2=20*log10(1/(2*pi*fin*jiiter));
所以ADC的信噪比为SNRsum = 10*log10(1./(s1+s2));
由S1可以可拿到，当Fs增大一倍是，S1会提高3dB。所以理论上SNRsum会提高。由于时钟抖动带来的信噪比远大于ADC本身的信号比，所以一般情况下我们不太考虑S2的影响，所以一般情况下，我们会说，Fs增大一倍，信噪比增大3dB。
所以对于你的问题，并联ADC也就是增大了ADC的采样率Fs，所以它能提高ADC的输出信噪比。
Seasat Liu：
同意Li的意见。DAC的计算方法和ADC的原理上是一致的
Bo Peng：
回复 Gerry Li:
为何并联就是提高了采样率？得到数字信号的采样频率不是还是那么多没变化吗？
Seasat Liu：
回复 Bo Peng:
Peng
并联的时候，采样用的时钟是就相位交错的。然后再拼接起来。这样就把采样的速率提高了一倍。但是要注意校准时钟的相位差。
Bo Peng：
回复 Seasat Liu:
如果采集到的模拟信号是1，延迟半个时钟周期并联的ADC采集到的是2，那么最终数字输出的会是多少？实际数字信号的采样率还是没有任何变化，原来是96KHz的还是96KHz，不会变成192KHz采样率的数字文件啊
Seasat Liu：
回复 Bo Peng:
Peng
举个例子，可能不太合适。比如你有一个信号，它的幅值分别是1，2 ，1，2，1，2，1，2….等等。如果它的频率是192kHz。如果我们用两个96Khz的ADC采样，如果我们把两个ADC的时钟有意的错开的话，我们会在ADC1得到1，1，1，1….。在ADC2得到2,2,2,2…..。然后我们在按照96KHz两倍的频率把ADC1和ADC2的值交织放在一起，就等效成了192KHz的采样的1，2，1，2，1，2…..
Seasat Liu：
回复 Bo Peng:
Peng
举个例子，可能不太合适。比如你有一个信号，它的幅值分别是1，2 ，1，2，1，2，1，2….等等。如果它的频率是192kHz。如果我们用两个96Khz的ADC采样，如果我们把两个ADC的时钟有意的错开的话，我们会在ADC1得到1，1，1，1….。在ADC2得到2,2,2,2…..。然后我们在按照96KHz两倍的频率把ADC1和ADC2的值交织放在一起，就等效成了192KHz的采样的1，2，1，2，1，2…..
Jack Li：
回复 Seasat Liu:
同意Seasat的说法，PCM1702在芯片级本身是通过过采样来提高输出信号的SNR, （过采样有处理增益，有效降低带内的噪声）。
但是www.ti.com/…/sbau029.pdf， 在第7页(共14页)中DAC Sectioin， Superior performance and sound quality are product by combing the parallel connection……… and wide dynamic range. 其本意是通过电流信号的叠加，来达到扩大动态范围。 原因见我楼上的解释。
PCM1702内部有16X oversampling capability, 如果我们提供四路等相位差的时钟给4片PCM1702,在时钟输入端是4倍内插，如果我们在模拟输出端（电流相加点），又如何看待这两种内插的效果呢？
Bo Peng：
回复 Seasat Liu:
最终的信号还是96KHz，如果你交织的放在一起，也就是将1和2的频率都变慢了一倍。已经失真了，比1，1，1，1或2，2，2，2还不如啊
