TLV320AIC3254无法录音

我遇到使用TLV320AIC3254       purepath studio无法录音，不知道什么原因。还请各位帮忙解答。谢谢

Derek Xie：

你好：

      请到以下网站下载CS软件，里面有录音的配置，可以参考下。http://www.ti.com/tool/tlv320aic3254evm-k

Mark Hu：

回复 Derek Xie:

CS软件我们早就在用，可以录音的。

我们是问如何使用purepath studio录音。

 并且现在我们CS+purepath studio可以播放。

附件是Tmp.zip:purepath studio工程

Flora Wang：

回复 Mark Hu:

您好：

请试一下附件里的PPS文件。

Mark Hu：

回复 Flora Wang:

Flora,

我们先用CS设置好了录音与播放均可以，然后用GDE下载你提供的PPS文件，都不能录音。不知道我们是不是步骤上有问题？

这个项目很急，还请TI 帮忙，谢谢。

Derek Xie：

回复 Mark Hu:

你好：

 你顺序错了，先下载GDE，然后再配置CS。因为 GDE中有一些默认配置会刷掉你的CS配置。

Flora Wang：

回复 Mark Hu:

您好：

附件的工程是之前做的，但是应该可以录音。我这边帮在帮你试一下，顺便记录一下操作步骤，稍后晚点update给你。

谢谢。

Mark Hu：

回复 Flora Wang:

Hi Flora,

感谢啊，果然好用，厉害。

问下，你是否有带AEC功能的GDE工程？能否发给我？

jingwen mo：

回复 Flora Wang:

Dear Flora Wang :

我用PPS生成的代码写入AIC3254只听到杂音，没有声音输入，请您帮我看看哪里出了问题。

下面的配置写入预置模式就有声音输入输出，写入PPS生成的minDsp代码就只能听到一点杂音。

reg_value REG_Section_program[] = { { 0,0×00},// # reg[ 0][ 1] = 0x01 ; Initialize the device through software reset { 1,0×01}, { 0,0×00},// 0x00 16bit, I2S, BCLK is input to the device { 27,0×00}, { 0,0×01},// # reg[ 1][ 2] = 0xa9 ; Power up AVDD LDO { 2,0×01},// # reg[ 1][ 1] = 0x08 ; Disable weak AVDD to DVDD connection { 1,0×08},// # reg[ 1][ 2] = 0xa1 ; Enable Master Analog Power Control, AVDD LDO Powered { 2,0×01},// # reg[ 1][ 71] = 0x32 ; Set the input power-up time to 3.1ms { 71,0×32}, // # reg[ 1][123] = 0x05 ; Force REF charging time to 40ms {123,0×01}, // miniDSP_D programming mode {255,0×00}, {255,0×01}, { 0,0×00},// # reg[ 0][ 60] = 0x00 ; Use miniDSP_D for signal processing { 60,0×00},// # reg[ 0][ 61] = 0x00 ; Use miniDSP_A for signal processing { 61,0×00},// # reg[ 0][ 17] = 0x08 ; 8x Interpolation { 17,0×08},// # reg[ 0][ 23] = 0x04 ; 4x Decimation { 23,0×04},// { 15,0×18},// { 16,0×00},// { 21,0×03},// { 22,0×88}, /* //miniDSP 预置模式 { 0,0×00}, { 60,0×02}, { 0,0x2c}, { 1,0×04},*/ { 0,0×08},// # reg[ 8][ 1] = 0x04 ; adaptive mode for ADC { 1,0×04}, { 0,0×00}, // # reg[ 0][ 5] = 0x94 ; // PLL is powered up, P=1, R=4 { 5,0×94},// # reg[ 0][ 6] = 0x2A ;J=42 { 6,0x2A},// # reg[ 0][ 7] = 0x00 ; D=0000 (MSB) { 7,0×00},// # reg[ 0][ 8] = 0x00 ; D=0000 (LSB) { 8,0×00},// # reg[ 0][ 4] = 0x03 ; PLL Clock is CODEC_CLKIN { 4,0×03},// # reg[ 0][254] = 0x0a ; Delay 10ms for PLL to lock {254,0x0A},// # reg[ 0][ 12] = 0x82 ; MDAC = 14, divider powered on { 12,0x8E},// # reg[ 0][ 13] = 0x01 ; DOSR = 384(MSB) { 13,0×01},// # reg[ 0][ 14] = 0x80 ; DOSR = 384(LSB) { 14,0×80},// # reg[ 0][ 18] = 0x82 ; // NADC divider powered up, NADC = 2 { 18,0×82},// # reg[ 0][ 19] = 0x95 ; MADC = 21, divider powered on { 19,0×95},// # reg[ 0][ 20] = 0x00 ; AOSR = 256 { 20,0×00},// # reg[ 0][ 11] = 0x8E ; NDAC = 2, divider powered on { 11,0×82}, //clk output set { 25,0×04}, // DAC_CLK { 26,0×81}, { 55,0×06}, // MOSI OUTPUT CLK { 0,0×01},// # reg[ 1][ 51] = 0x40 ; // MICBIAS powered up ON Board Mic { 51,0×40},// # reg[ 1][ 52] = 0x00 ; not routed to Left MICPGA { 52,0×00},// # reg[ 1][ 54] = 0x04 ; IN3R is routed to Left MICPGA with 10k resistance { 54,0×04},// # reg[ 1][ 55] = 0x04 ; IN3R is routed to Right MICPGA with 10k resistance { 55,0×54},// # reg[ 1][ 57] = 0x40 ; CM is routed to Right MICPGA via CM1R with 10k resistance { 57,0×40},// IN3R input is weakly driven to common mode. { 58,0×04},// # reg[ 1][ 59] = 0x5E ; //make channel gain 0dB, since 20K input //impedance is used single ended { 59,0×00},// # reg[ 1][ 60] = 0x00 ; Enable MicPGA_R Gain Control, 0dB { 60,0×00}, { 83,0×68}, { 84,0×68}, { 0,0×00},// # reg[ 0][ 81] = 0xc0 ; Power up LADC/RADC { 81,0xC0},// # reg[ 0][ 82] = 0x00 ; Unmute LADC/RADC { 82,0×00},

{ 0,0×01},// # reg[ 1][ 20] = 0x25 ; De-pop: 5 time constants, 6k resistance { 20,0×25},// # reg[ 1][ 12] = 0x08 ; Route LDAC to HPL { 12,0×08},// # reg[ 1][ 13] = 0x08 ; Route RDAC to HPR { 13,0×08},// # reg[ 1][ 14] = 0x08 ; Route LDAC to LOL { 14,0×08},// # reg[ 1][ 15] = 0x08 ; Route LDAC to LOR { 15,0×08}, { 9,0x3C}, { 0,0×01},// # reg[ 1][ 16] = 0x00 ; Unmute HPL driver, 27dB Gain { 16,0x1B},// # reg[ 1][ 17] = 0x00 ; Unmute HPR driver, 27dB Gain { 17,0x1B},// # reg[ 1][ 18] = 0x00 ; Unmute LOL driver, 28dB Gain { 18,0x1c},// # reg[ 1][ 19] = 0x00 ; Unmute LOR driver, 28dB Gain { 19,0x1c},// # reg[ 1][ 20] = 0x25 ; // Headphone ramps power up time is determined with 6k resistance, { 0,0×00}, { 61,0×02}, { 0,0×00}, // # Digital Volume Control = 64.0dB { 65,0×93}, // # Digital Volume Control = 64.0dB { 66,0×93}, { 0,0×00},// # reg[ 0][ 63] = 0xd4 ; Power up LDAC/RDAC w/ soft stepping { 63,0xD6}, { 64,0×00}, { 0,0×00},

{ 86,0×20},// # reg[0][87] = 254 { 87,0xFE},// # reg[0][88] = 0 { 88,0×00},// # reg[0][89] = 104 { 89,0×68},// # reg[0][90] = 168 { 90,0xA8},// # reg[0][91] = 6 { 91,0×06},// # reg[0][92] = 0 { 92,0×00}, };

Diven Dai：

回复 jingwen mo:

我在使用CS的时候，在playback模式，只有bypass的功能是才可以从line out何headphone输出端听到声音，其余两种情况听不到声音，请问各位秀才，进士，状元、1：在playback模式，bypass时，音频流是从iint1端口输入的，在high performancem选项的时候，它的音频流是从电脑输入还是从int1输入，我是从电脑输入，测试了I2S的信号是正常的