TI中文支持网
TI专业的中文技术问题搜集分享网站

DRV8860 CS高电平时SDO有输出影响总线通信问题

目前对DRV8860单设备和菊花链多设备读写操作都很正常,已经成功应用在产品上。但是调试发现DRV8860的LATCH引脚高电平情况下,SPI总线对其它器件操作时,DRV8860的DOUT会输出数据,导致SPI SDO读其它器件数据出错。请问怎么解决?

jack xu2:

回复 Alvin Zheng:

如果是标准的就好了,能共用一条总线,不然占用IO

赞(0)
未经允许不得转载:TI中文支持网 » DRV8860 CS高电平时SDO有输出影响总线通信问题
分享到: 更多 (0)