TI中文支持网对AWR1243的ADC采样与输出之间的节奏关系不是很清楚，例如AWR1243输出采样率为20MSPS的I/Q，1024个样点，假设输出采用LVDS方式接口。想问：是等到全部1024样点全部产生之后再统一输出，还是一旦有了几个样点之后，就开始并行pipeline方式输出样点给下游端口？多谢！
Chris Meng：
你好，
请问你想了解这个问题的原因是什么？
AWR1243是一个纯sensor器件，对于用户来说配置好后，就会有数据输出。用户不需要了解里面的工作机制。
user6223132：
回复 Chris Meng:
我需要设置chirp间的idle值大小。
Chris Meng：
回复 user6223132:
你好，
请参考文档SWRA553–Programming Chirp Parameters in TI Radar Devices里面相关idle time的内容。
user6223132：
回复 Chris Meng:
我还是很想知道，这份文档我看过。但是没提及ADC采样与发送之间的关系，我关心这个是因为，我有多片AWR1243P级联，到时统一传输到FPGA会存在问题，如果并行pipeline传输，我可以减轻后续传输压力，如果不是，则传输峰值很大，所以想要确认，多谢！
