TI中文支持网看了一下tps54361的数据手册，发现EN默认是上拉使能的，现在想用三片TPS54361级联，并按照一定的上点顺序启动，前一级的PWGOOD（开漏输出）去使能后一级的EN，现在EN默认上拉就是上电就启动了，那我是不是要把它下拉到地，但是PWGOOD又是开漏输出，这样电路怎么设计呢？ 谢谢谢
Johnsin Tao：
Hidatasheet 17 figure29/30就是用EN和PWGOOD控制时序，并且有提供波形图，你可以参考。同时在datasheet 18页有用SS/TR控制时序，你也可以用这种方式。其次EN是有上拉电流源，你可以在EN脚增加电容，应该也是可以控制时序的。
Johnsin Tao：
Hidatasheet 17 figure29/30就是用EN和PWGOOD控制时序，并且有提供波形图，你可以参考。同时在datasheet 18页有用SS/TR控制时序，你也可以用这种方式。其次EN是有上拉电流源，你可以在EN脚增加电容，应该也是可以控制时序的。
Vental Mao：
PGOOD和EN直接相连，然后控制第一片芯片的EN管脚就可以了
Fuliang Yao：
回复 Vental Mao:
前一级的PGOOD和后一级的EN相连，那么前一级的PGOOD不用上拉就可以了是吗？
Vental Mao：
回复 Fuliang Yao:
是的，不需要上拉
Fuliang Yao：
回复 Vental Mao:
想再请教一个问题，TPS54361内部EN那里是一个1uA的电流源，默认状态下是上拉，我现在用FPGA的IO口（3.3V CMOS电平）直接接在EN引脚上，外部不用任何上下拉电阻，想让上电时芯片处于关断状态。但是FPGA上电配置有一定的时间，在此期间IO处于未配置状态，那此时芯片是打开还是关断状态呢？
另外那个电流源上拉怎么理解呢，之前的芯片（TLV62130都是内部电阻上拉），谢谢回复
Johnsin Tao：
回复 Fuliang Yao:
HI除非I/O处于低漏状态，否者芯片处于开启（如果I/O状态在跳动, 那么EN也会跳动）
