TI中文支持网
TI专业的中文技术问题搜集分享网站

求一个可行的ADS805时钟解决方案

从手册上看ads805对时钟要求为,高电平3.5V以上,占空比50%,jitter 小于2ns,请问如何获得符合标准的时钟? 目前使用普通时钟信号后4位都在跳动,完全没有发挥该芯片的性能。

Wanda WANG:

这个时钟要求很低的啊。

ADC后4位在跳,有可能是很多原因:电源稳不稳,参考电压,以及输入信号稳不稳。

赞(0)
未经允许不得转载:TI中文支持网 » 求一个可行的ADS805时钟解决方案
分享到: 更多 (0)