afe4400 睡眠时拉低SPI_SOMI引脚电平？

你好，

           请问，为什么afe4400进入睡眠状态时，居然会将SPI_SOMI引脚电平拉低？

           spi总线上带有两个spi从设备，当我将afe4400的AFE_PDN引脚拉低时，afe4400进入睡眠状态，但其SPI_SOMI引脚却将共用的数据总线将电平从3.3v拉低到1.6左右，导致单片机无法识别此电平，因而无法读到另一个从设备的数据！这是什么原因？

szxx：

芯片Power Down 后，SPI接口不会处于高阻状态，所以才有这个现象。

gao xu1：

回复 szxx:

谢谢你的回复。

请问有什么办法使它处于高阻状态吗？

gao xu1：

回复 szxx:

你好啊，我想再问一下，这块芯片在不通信的时候，或者没有被片选通信的时候，SPI_SOMI引脚都会将电平拉低吗

Kailyn Chen：

可以直接将SPI disable掉，通过SPISTE引脚为高电平。