ADS54J54片内4个通道,通道AB同步精度在几十ps内,通道CD同步精度在几十ps内,但是通道BC的同步精度很差,而且是随机的。目前使用的工作模式是通道CD采用AB的时钟,也使用的AB的SYSREF,FPGA端使用8个lane接收数据,请帮助分析解决问题,谢谢!!!
user151383853:
手册好象没有提到这样的四通道使用
你除了控制时钟的同步, 可能还需要控制别的信号或状态
Seasat Liu:
clkin的频率是多少?divider是不是1
junsha zhang:
回复 user151383853:
您说的没有提到这样的四通道使用是什么意思?四通道不能同步还是说的使用方式有问题?还需要控制哪些信号和状态?谢谢!!
junsha zhang:
回复 Seasat Liu:
输入时钟是392MHz,divider是1?请提供解决思路,谢谢!!!