TI中文支持网目前在使用DDC112UK采集数据, 在想办法降低电源纹波时发现CLK的波形对A/D读值会有影响.
CLK是从MCU直接供过来的, 中间串了个10ohm电阻, 由于线路较长, CLK的上/下冲已有所圆滑.
这个CLK是将MCU供过来时钟信号中间加了个RC(10ohm电阻+100pF)低通, 因此CLK更接近正弦波.
我的MCU和DDC112U是独立5V供电的, 当系统全部其他条件都不变时, A/D读值会相差一倍, 请问, 正确的CLK波形应该什么样?
谢谢
Kailyn Chen：
10Mhz的系统时钟CLK吗？这个应该是个方波。
mrhawk mrhawk：
回复 Kailyn Chen:
谢谢您的及时回复, clk是11.0592MHz,对于5V供电的DDC112U, 前面所附的2个CLK波形是否都合格? 有没有对CLK的电气要求的描述?
