TI中文支持网请教一下我新做的ADS1282采集电路，供电DVDD=+3.3V, AVDD/AVSS=±2.5V, VREFP/VREFN=±2.5V，CLK为4.096MHz有源晶振SYNC/nPWDN/nRESET均上拉，未用的M0/M1/MCLK均下拉。
现在的问题是，在初始上电后或者每次通过RESET引脚复位芯片后，直接读寄存器值得时候读出的就是正确的寄存器默认参数。但是每次我写一次寄存器后，无论写的什么值，再回读寄存器内容的时候就读不出正确的结果，有时候是全0，有时候是前几个寄存器值对而后边的不对，还有完全不对的情况。读采集数据也是无规律的乱变的数值或者全0或者满量程值等错误数据，与实际输入电压不符。
想请问一下我现在这种情况出现的原因是 我操作时序不对还是怎么样。另外我因为电路设计时考虑不周初始上电时出现过模拟输入端前级放大器满量程饱和输出了+5V给AD，这会不会是AD芯片本身已经损坏了导致。不过我认为即使模拟端输入超过限定输入范围肯能导致采集电路部分损坏而采样不准可以理解，但是数字逻辑电路部分应该还没有完全损坏，因为我每次用读数据命令读取数据时DRDY引脚的输出状态是正常的，所以按理我觉的芯片逻辑电路部分应该是没什么问题。
我还板上的DAC1282芯片采用相同的读写程序及逻辑时序，在读写寄存器操作时都是正常的。而手册中两者除了ADS1282命令及数据字节间必须加延时外好像没有什么不同，所以程序部分我觉得应该没大问题。
另外就是Fsclk与Fclk之间的关系，手册中只给了大小范围，是否Fsclk与Fclk之间必须要有整数倍关系呢？
Kailyn Chen：
根据您的描述，不排除芯片已损坏的情况，建议更换一块新的试试。
另外，关于SCLK和CLK的关系，为了保证最佳性能，二者的关系为(1/2）^n关系，fSCLK的范围为（1/16）fCLK~（1/2）fCLK.
user1216772：
回复 xyz549040622:
谢谢，这两天排查了一下发现了问题，是因为我的ADC和MCU的通讯线之间加了缓冲器，在操作寄存器的时候，缓冲器的使能端关闭过早导致了数据出错，加了一定延时后现在读写寄存器都正常了。
user1216772：
回复 Kailyn Chen:
好的，谢谢，现在由于电路限制配置速率为500K和1M通讯时发现两种速率读取时好像也有不同，暂时无法配成FCLK的(1/2）^n倍，我后续再继续测试一下看看。
xyz549040622：
回复 user1216772:
加缓存器的作用是为什么呢？做隔离吗？
user1216772：
回复 xyz549040622:
因为我用了一个处理器接三个ADS1282，这个芯片又没有片选端，我就加了三路缓冲器
xyz549040622：
回复 user1216772:
原来是这样呀，加缓存器的话，速度肯定是要降低的。
user5293651：
回复 user1216772:
你好。我想问一下，ads1282读取转换数据的要32全部要接收吗？
user5293651：
回复 user5293651:
你好。我想问一下，ads1282读取转换数据的要32位全部要接收吗？
user5293651：
回复 user1216772:
你好，我想问一下，OFC寄存器的补偿机制，为什么24位可以对应32位的补偿
