TI工程师,你好:
想咨询一下关于ADS1675IPAG的采样问题,我们使用ADS1675IPAG采样时发现,在125K采样时,FPGA设置读取128个点,从开始采样到第一个数读取中间有700us左右的等待时间,请问这是ADS1675IPAG固有的么,这个时间可以减小么?
Amy Luo:
您好,
数据转换时间不仅采样率有关还与FPATH 、LL_CONFIG、DRATE 设置有关,参考数据手册table4 、table5和数据手册settling time 部分。
Amy Luo:
下面两个帖子的内容可能对您有帮助:
e2e.ti.com/…/837489
e2e.ti.com/…/844368