标签：#LMK04832#LMK04828

LMK04828输入晶振的选择

2020-11-16接口/时钟阅读(379)赞(0)

LMK04828芯片需要VCXO压控振荡器输入，输入端可以配置差分形式或者单端CMOS时钟输入，这两者对于该时钟芯片的输出有什么区别影响吗？还是基本上是一样的？是只有配置差分输入的情况下，该时钟芯片的输出才是差分形式吗？另外请问压控振荡器...

2019-01-03接口/时钟阅读(223)赞(0)

配置后输出后的时钟，出现了抖动和频偏？？？？这是什么问题呢，时钟质量不佳 Kailyn Chen：您好，能详细说明下您的配置吗？参考输入是什么频率？输出多少？输出抖动和频偏具体表现在哪里？ Seasat Liu：芯片的lock状态是...

2019-01-03接口/时钟阅读(230)赞(0)

配置lmk04828用了PLL1和PLL2，pll1锁定检测用STATUS_LD1表示，并引导LED灯上，但是下载程序后，只有PLL2锁定，PLL1不锁定。为什么呢？？？？？？？？？？？？？？？？、 Kailyn Chen：相位裕度是多少...

2018-12-17接口/时钟阅读(183)赞(0)

lmk04828用 TICS pro软件配置完成，产生了126个寄存器，全部写入以后无输出，请问如何写入？还有就是0x143寄存器怎么用 Kailyn Chen：写的话是满足SPI的写时序要求的，您用示波器测量SPI时序了吗？时序是否没...

2018-11-08接口/时钟阅读(227)赞(0)

项目中使用LMK00301时钟buffer，使用场景如下：选择CLK0作为时钟输入，A和B bank的10组差分对全部使用，输出电平标准为LVPECL，短接电阻为150欧姆，现在需要计算其理论功耗，IOUT_LOAD如何计算？谢谢！ Kai...

2018-08-29接口/时钟阅读(298)赞(0)

我们实际配置的是双PLL模式，发现两个PLL都不能locked，我们德硬件配置是，从CLKin0输入一个单端的10MHz时钟信号（一个晶振产生），OSCin管脚处配置了一个100MHz的VCXO，VCXO的电压空置端连接到 CPout1，两...