标签：ds90ub926/925

2018-07-30接口/时钟阅读(146)赞(0)

TI工程师： 你好！ 目前按照925/926参考原理图设计的方案如下： 但是从FPGA2向925发数据（递增数），通过926解析，在FPGA1端接收的数据如下： 请问这个问题有什么解决思路吗？ 非常感谢，期待您的回复。 user506183...