标签：CDCM6208

2019-05-09C6000_Multicore阅读(357)赞(0)

用K7-325T和C6678做一个项目，时钟芯片用的TI的CDCM6208（无内置EEPROM），由FPGA配置。FPGA和DSP  1V、1.8V、1.5V电源共享，理论上同时上电完成，然后FPGA加载程序并配置CDCM6208...

2019-03-27接口/时钟阅读(408)赞(0)

根据6208手册，第6.9条描述单端输入信号特征，VIH的最小值为0.8*VDD，VIL的最大值为0.2*VDD。VDD为1.8V或者3.3V。当外部输入一个功率为0dBm~7dBm的时钟信号到6208，6208等识别吗？ Amy Luo：...

2019-03-26C6000_Multicore阅读(436)赞(0)

头一次用6678做项目，主芯片是6678和K7 325T FPGA，时钟打算用CDCM6208，CDCM6208用FPGA控制，并且同时给FPGA 串行收发器和DSP6678提供时钟，有几个疑问： 1、若DSP上电完成后，此时FPGA还没有...

2019-03-13C6000_Multicore阅读(406)赞(0)

大概看了一下CDCM6208的数据手册，有几个不明白的地方：1、两路输入是不是实际用的时候只用一路就可以生成8路输出呢？SEC那一路支持用晶振输入，PRI没有说，可以用差分晶振输入吗？  或者用什么类型的时钟输入呢  &...

2018-12-04接口/时钟阅读(362)赞(0)

你好： 在使用LMK04808输出104MHZ的LVDS或者LVCMOS信号的时候，存在很强的2次3次4次谐波，理论上应该只有奇次谐波的.有哪位大神遇到过吗？但是我测试同样频率的cdcm6208却没有偶次谐波呢？ xh he： 有哪位大神有...

2018-11-01接口/时钟阅读(293)赞(0)

请问CDCM6208的 DVDD接1.8V时，VDD_VCO,VDD_PLL1,VDD_PLL2,VDD_PRI_REF都接3.3V可以吗？ 如果DVDD, VDD_VCO,VDD_PLL1,VDD_PLL2接1.8V ,而 VD...

2018-10-30C6000_Multicore阅读(149)赞(0)

请问CDCM6208的 DVDD接1.8V时，VDD_VCO,VDD_PLL1,VDD_PLL2,VDD_PRI_REF都接3.3V可以吗？这些电源之间有什么约束关系吗？ Shine： cdcm6208的问题请到专门的接口时钟论坛咨询。 e...

2018-03-06接口/时钟阅读(364)赞(0)

CDCE62002、CDCE62005、CDCM6208这三款工作在时钟清除器模式下的区别是什么呢，哪款抖动清除性能更好。 本人想用FPGA的锁相环输出的一个时钟作为时钟清除器的输入参考时钟，FPGA的datasheet给的抖动参数为最大2...

2016-08-04接口/时钟阅读(256)赞(0)

我对CDCM6208v1的配置如下：初次级参考输入时钟为10MHz单端时钟，在pin mode 下，输出时钟正常，配置为SPI模式后，对register 0 到 20的配置如下：（以下为16进制数）01B9,0024,003D,08F0,0...