TI中文支持网关于TMS320F28027F的ADC的疑问
在HAL_setupAdcs(handle)中设置AD通道的时候以下语句是什么意思呢，是没有用吗？这段程序必须
标签：ADC
第23页TMS320F28335 采样率下限
通过配置TMS320F28335的时钟配置各参数，诸如ACQ_PS等等，ADC模块的采样率下限为10.
TMS320F28335 同步采样
TMS320F28335要实现多点同步采样，在硬件电路只预留了A0~A7通道的情况下，该如何操作来实现
TMS320F28335 ADC初始化
TMS320F28335芯片的ADC模块要求在初始化ADC的时候要有5ms 的延时，如果外部输入时钟晶
高速ADC测试，信号源选择要求？一般用哪种型号？
我用的ADC31JB68 16位AD，1.7VPP差分输入。请问改用哪种型号的信号源？谢谢！ Kailyn Chen： 一般是低阻抗输出的运放作为ADC的信号源。 James wang3： 回复 Kailyn Chen: 可能我没表述清楚，...
28377上ADC模块中有A0/A1/B2的ADC与DAC复用问题？？？
28377上ADC模块中有A0/A1/B1的ADC与DAC可以根据需要进行配置，想请问如果既要配置ADC功能（
关于使用ADS127L01进行设计AD转换电路时，AD芯片AD采集数据为全为0
关于使用ADS127L01进行设计AD转换电路时，AD芯片的/DRDY引脚存在中断信号，在与MCU进行通信时，SCLK和DOUT引脚存在高低信号，在软件单步仿真中查看AD采集数据为全为0。 user151383853： 是的, 对于有时序关...
CLA协处理器处理完后如何触发CPU中的ADCA1中断？能不能不用CPU中的CLA中断而直接进入ADCA1中断？
CLA协处理器处理完后如何触发CPU中的ADCA1中断？能不能不用CPU中的CLA中断而直接进入ADCA1中断
ADS6149信号畸变问题
1. 问题描述 ADS6149采样率250Mhz，后级接Xilinx FPGA，输入1Mhz正弦波，在FPGA接口采样得到异常采样点，如图1，图2所示。 图1 异常值出现 图2异常值局部放大 2. &nbs...
ADS1263实际数据输出率与理论配置相差较大
你好，恒荣幸你能够在百忙之中查阅我的帖子，在此表示我诚挚的谢意。本人在设计ADS1263 数据采集卡时遇到ADC实际数据输出率与理论配置不符的情况。具体细节如下。ADS1263拓扑电路参考数据手册，设计如图 1 ADS1263电路原理图所示...