6678 与V7 SRIO数据通信周期性错误,completion code = 1,超时
项目中使用TMS320C6678的demo板,FPGA选用的是Xilinx的V7系列,之间采用SRIO进行数据通信,直连方式,没有switch。 DSP为master,FPGA为slave模式。读取方式为NREAD 速率:2.5G 模式:4...
项目中使用TMS320C6678的demo板,FPGA选用的是Xilinx的V7系列,之间采用SRIO进行数据通信,直连方式,没有switch。 DSP为master,FPGA为slave模式。读取方式为NREAD 速率:2.5G 模式:4...