标签：6678

2017-08-13C6000_Multicore阅读(430)赞(0)

 我两片板子DSP都连不上仿真器。现象都一样。单板是FPGA + DSP 的架构。FPGA是K7325T，DSP就是6678。FPGA和DSP 的上电时序都用CPLD控制了。实际测量也满足DSP时序要求。检查6678的POR和RE...

2017-08-13C6000_Multicore阅读(184)赞(0)

你好，请问能不能给个6678的裸机开发例程和SYS/BIOS开发例程的网址链接？？？？ L G2： http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/5...

2017-08-02C6000_Multicore阅读(254)赞(0)

TI 专家您好， 近期工程中发现使用6678进行IPC通信时，一个CCS V5.1软件仿真与EVM6678LE硬件运行结果不一致的问题。测试程序基于6678的IPC demo，主要完成以下的工作： 1、core0依次给core1~core7...

2017-07-25C6000_Multicore阅读(210)赞(0)

目前有一个项目，需要在C6678上移植PCIE转SATA驱动，控制器芯片sil3132，使用TI 的Sysbios操作系统， 驱动的源码也有，就是linux下的sata_sil3132.h，sata_sil3132.c，但是不知道怎么把他移...

2017-07-19C6000_Multicore阅读(274)赞(0)

各位大神们！ 急求一段dsp作为从属，通过SRIO接收FPGA数据的例程！ 主要是需要配置什么寄存器？ 需要配置RX模式吗？ 接收端是如何解析数据包的呢？需要通过编程实现吗？ 谢谢大家了！！ Thomas Yang1： 请问您是想采用哪种传...

2017-07-18C6000_Multicore阅读(244)赞(0)

您好， 我的编程环境是CCS  V5，使用6678多核开发板，程序主要功能是core0向其余七个核置IPC中断，core1~core7在ISR中执行调用不同的程序或者执行不同的代码。程序仿真过程中console的输出会出现乱码，因...

2017-07-18C6000_Multicore阅读(210)赞(0)

C6678 GPIO中断响应时间大概是多少？直接映射到系统中断的中断响应时间是不是比映射到片内的中断响应时间要短？ Andy Yin1： 具体时间没有测量过，有些中断是路由到chip interrupt controller需经过二次映射，...

2017-07-13C6000_Multicore阅读(293)赞(0)

我是个DSP新手，还没入门，用6678的EVM调试SRIO ，例程为网上下载的Keystone例程，调试出现下面的情况： Enable Exception handling… External exception happene...

2017-07-13C6000_Multicore阅读(390)赞(0)

C语言编写的多核运行程序，核间通信用的是全局变量的方式；现在有时候会遇到这种问题，在修改程序的过程中，在程序的公共区域或者单个核的switch case语句中添加一句while的判定死循环。再用ccs进行硬件仿真，就会出现程序跑不通的情况，...