TI中文支持网
不同核加载不同的镜像
我用的是6670的DSP，希望4个核加载的镜像是不同的，于是就进行了以下的配置。是删除了原来的debug和release,然后新建了四个核的镜像。有两个核的镜像是一样的，另外两个核的镜像和前面两个都不一样。但是这样配置后就产生了100多个错...
标签：6670
第4页
TI的AIF_LTE_FDD例程中发送的数据包跟接收到的数据包不一致，这是什么原因？
TI给出的AIF_LTE_FDD例程（2000ms的测试数据）发送的包是27720个（前两个帧用于同步，所以（200-2）*20*7=27720），正常接收却是27299个，程序运行是没问题的，传输过程中也没出现错误。但是发送的数据包数目跟...
通过多核导航接收到的数据怎么读取？
大家好： 我现在明白多核导航接收的大致工作过程： 在接收模式下，PKTDMA从接收完成队列 RxFDQ 中取一个free desc...
C6670中两个核运行同一个3D出现的问题
TI工程师，您好： 因项目需要，在两个核中想运行同一个3D实例，比如说核0和核1都运行3D实例A，通过对3D模块的调试，始终只能在一个核中运行起来，另一个核则不能运行，在调试中分别做了以...
ddr3读取问题
用的是c6670。现在外部其他主机向dsp的ddr3写数据，比如说写到0x84000000停止。 现在程序中有语句 while(1){ ...
dsp+fpga的srio连接问题
我用的是c6670和stratix iv（主） 连接，想用srio 4x连接，现在数据可以传过来，但是速度很慢，初步断定是fpga这边port initial初始化后总是出现高低跳变导致，按理说其应该是高电平不变，但是又是什么引起的跳变却不...
C6670评估板调试出错
在CCS5.5上对C6670评估板进行仿真，仿真器用XDS1000v1，出现如上错误，不知该如何解决，求助各位高手，望指导 Andy Yin1： 你的评估板是EVM6670L or EVM6670LE， 如果是6670L则选择xds100v...
关于Andy Yin所写的TCP3D工程问题
请问一下有没有哪位朋友，有关于这个工程的使用说明呢~主要是如何导入数据从哪里接收输出数据，以及程序中各个模块的功能说明~~感激不尽~ Andy Yin1： 导入工程后，查看test main源文件，其中有main函数，还是很好理...
C6670 lib文件修改
大家好， 我们公司正在C6670平台上做开发，目前根据我们的需求要修改lib文件。是C:\ti\pdk_C6670_1_1_2_6\packages\ti\platform\evmc6670l\platform_lib\src下的platf...
C6638内存释放耗时的问题
在一个核中，程序开始会malloc一些空间（在DDR中，申请的空间都是28字节），申请的地址也是逐步向后排的，等到释放的时候发现越到后面的地址释放起来越耗时 前面的地址释放需要几千cycle，后面的地址释放需要几十万cycle，请问这是怎么...