
6713外扩SDRAM问题
现在设计一个DSP与FPGA的系统,在DSP这边根据要求,由于程序在300K大小,所以DSP的片内SRAM无法使用,只能让程序加载到外部拓展的SDRAM上。但是,现在查看手册,SDRAM的设计好像跟硬件电路的布线有关系。请懂这方面的帮我看看...

现在设计一个DSP与FPGA的系统,在DSP这边根据要求,由于程序在300K大小,所以DSP的片内SRAM无法使用,只能让程序加载到外部拓展的SDRAM上。但是,现在查看手册,SDRAM的设计好像跟硬件电路的布线有关系。请懂这方面的帮我看看...
最近有两块新板子(没烧录过程序),第一次上电,C6748的1.8V供电都被拉高到3V,不知道怎么回事?测了1.8V网络与GND和3.3V网络的电阻都是正常的,未出现短路。不知道有没有人遇到和我同样的问题。 之前有一块板子,第一次上电,电源正...

您好,最近调试SPI时出现这样一个情况。我这边选用的SPI0,已经初始化了时钟频率为2MHz,然后发送数据的时候,寄存器SPI0_DATA1是有数据写入的,但是SPI0_BUF寄存器中的BITERROR位被置1,然后用逻辑分析仪解析时发现只...
C6748DSP再看UPP部分,请问哪里有这部分的示例代码吗,在C6748_StarterWare_1_20_04_01中没找到这部分代码,请问各位看upp部分的时候怎么看的,完全参照手册 自己编写代码吗,谢谢! user5354016: ...

6701的datasheet中,关于LENDIAN的说明(如下)是什么意思?尤其是小端的“byte/half-word addressing order within a word“是什么意思? If high, L...
C6701自制的板卡,使用CCS3.3软件进行编译下载程序时,出现"Does not match the target type, not loaded",导致不能下载到DSP中。经过本人·检查确定,CCS...
移植TMS320C6657的代码的时候,在uart中断中,有一段代码是将uart的接收、发送、错误等中断函数挂接在对应的中断号上,使用的方式如下 1、定义 CSL_CgemRegs *gpCGEM_regs = (CSL_CgemRegs ...

C6748移植 fatfs,发现连续写操作几十次或两百多次时,程序经常死在SDMMC_readNWords( ) while 死循环中。 在网上百度了下,说是由于在调用f_close时,f_close很多情况下会卡在SDMMC_...
请问一下TI工程师,C6701的Timer1定时精度有多高,有多大误差。目前想使用Timer定时触发FPGA,定时时间为12秒,因为Timer1的运行时钟为DSP主频的四分之一,所以给Timer1 CTL寄存器,PRD寄存器,CNT寄存器分...

在6455上调试网口,工具是XDCtools3.23.4.60+SYS/BIOS6.35.4.50+NDK2.21.2.43,NSP驱动是从NDK2.0.0获得,移植方法参考blog.csdn.net/li_boxue/article/de...