2012年01月的文章

2012-01-17C6000_Multicore阅读(146)赞(0)

您好: ccs5.1中,编译器优化选项有几个优化级别,0级优化到3级优化,这几种优化级别分别代表什么样的优化?起到什么作用? 我发现,如果优化选项使用级别3时,没法调试,不便于观察变量. Andy Yin： 您好， 关于优化的具体说明请参考...

2012-01-17SITARA_ARM阅读(170)赞(0)

目前情况是： 做的一块Am3359的板，搭配TPS65910A。PCBA 测试 MPU/CORE，PLL等电压正常，晶振26MHz。 为了排除上电时序影响，上电后按复位（PORZ），测量MMC0_CLK, UART0_TX 都没有信号输出。...

2012-01-17Data Converters阅读(139)赞(0)

在设计ads1602原理图过程中，我碰到一些问题，在ADC的输入端需要一个将单端信号转成差分信号的电路，我用TI网站提供的Buffer Op Amp to Analog-to-Digital Converter Design 工具仿真出来的...

2012-01-17Davinci阅读(136)赞(0)

大家好，我在DM368上 运行 dvsdk_dm368_4_02_00_06\dmai_2_20_00_15\packages\ti\sdo\dmai\apps\video_loopback_resize 我是从sony的1080P的高清摄...

2012-01-17Davinci阅读(152)赞(0)

您好，我用DM6446做SD卡的录像存储。 我确保视频编码运行正常，但是SD卡总是不能完整录像，经常出现丢失几个小时录像的问题，请教专家，从哪方便着手解决？ Feng Dong： 请查一下cpu loading,比较一下.

2012-01-17OtherDSP阅读(139)赞(0)

您好！ 我们将OMAP4430的DPI输出接到一颗HDMI的桥接芯片上，想与原生HDMI做到双显示，每个接口根据所接显示屏EDID信息各自输出最优的分辨率。目前我只实现了第一步，就是相同分辨率的双接口显示，分辨率都是与原生HDMI接口输出的...

2012-01-17C2000阅读(200)赞(0)

将定时器2的PWM输出作为定时器4的时钟输入（硬链接） GpioMuxRegs.GPAQUAL.all=0x0

2012-01-16Data Converters阅读(214)赞(0)

如果ADS1278的系统频率（CLK）我使用27M的有源晶振，那SCLK的频率最小可以使用到多少才会使采集到的数据是正确的？另外ADS1278的系统频率CLK的最小频率可以是多少？请各位专家指点，谢谢！ Jeff Wang1： SCLK 频...

2012-01-16C6000_Multicore阅读(149)赞(0)

一般情况下，linux下IIC都是做主机，能否在linux下IIC做从？ Feng Dong： www.deyisupport.com/…/5436.aspx 请见这里的说明.