DSP6670核时钟调高出现错误

  板卡的输入核时钟是122.88，发现如果按照PLLM=31和PLLD=1，也就是把频率调整到983和出现错误，最后经过测试发现可以使用的最大值为PLLM=8，否则就会出错，错误提示如下：

  一共制作了六块板卡发现只有一块存在这样的问题，DSP也进行过更换，现在实在不知道问题在哪了，求大牛指教。

Brighton Feng：

TI只能保证芯片在额定的频率范围内工作。

你可以通过测试SYSCLKOUT来确定频率配置是否正确。