TI中文支持网
上图是从TMS320C6678参考设计LAYOUT里截的图，第8层的高亮线是SRIO信号线，按SRIO的设计规范，差分信号阻抗需控制到100欧姆，但是第9层是电源层，SRIO信号跨过了电源平面间的壕沟，这样是否导致了阻抗不连续。我理解SRIO的参考层是7和9层，虽然第7层是完整地，但是第9层参考层不连续，这样势必会导致阻抗不连续。请帮忙指点一下我的理解对不对？参考设计为什么要这样走线？非常感谢！
Thomas Yang1：
通过Power Drop Simulation 仿真后的结果能够满足要求即可。另外阻抗不连续一般是针对地平面吧
