66ak的MSMC里面有一章节提了MSMC IO Coherence

这里面讲了ARM和MSMC的一致性，我不太理解，需要怎么配置才能验证这段话？才能体现一致性不一致。

Nancy Wang：

请贴出参考的详细的文章以及章节。

,

user6257929：

,

Nancy Wang：

我的理解是在开启了cache的情况下，某个master修改了DDR3中的数据，如果没有维护一致性，其它master在访问该数据时无法正确读到修改之后的数据，会影响最终的测试结果。有了硬件上维护一致性的操作，软件上就不需要维护了。在这句话中master是指 ARM和EDMA/IO peripherals。