TI中文支持网大家好：请教个问题
DACCLKP时钟脚输入为125M时钟，配置serdes_clk_sel = 1，serder_refclk_div=0,mpy=20X,lb==00,vrange=0,理论上pll_out=2.5G输出，但是实际读取config108寄存器的值时钟为000f,只是serdes_pll未锁定，不知道为什么？其中serdes_refclk要求在100M-800M范围，输出在1.5G-3.2G范围即可。
config108寄存器为write to clear,即只有写入才能清除，是否和这有关系？
mliang：
读出值为000f,是否能确定serdes_pll锁定？
user151383853：
pll未锁定,说明时钟信号还没有稳定.
mliang：
回复 user151383853:
为什么没有稳定，一直锁不定！实测125M时钟输入很稳定！
mliang：
大家好，没有人能帮忙解决这个问题吗？
纠结好就了，是什么原因导致的？
