标签：【多核编程】6678SRIO

2020-07-06C6000_Multicore阅读(12)赞(0)

TI工程师您好 目前遇到一个问题，DSP6678与FPGA进行SRIO数据交互，需要测试SRIO传输速率。测试方式是DSP从DDR3中发送256M数据，每次发送1M数据，循环发送，发送256次，FPGA端接收，之后FPGA回传256M数据到...

2020-06-14C6000_Multicore阅读(13)赞(0)

尊敬的TI工程师，请问FPGA通过SRIO向6678DSP的DDR中写数，同时DSP还要读写DDR其他地址的数据造成SRIO阻塞，有什么好的解决办法吗？ 如果我dsp在srio传输的过程中不做DDR的写入操作就没有问题，但是我是实时系统，肯...

2020-01-29C6000_Multicore阅读(21)赞(0)

拷贝Demo mc_proc_srio，在 System_Init中增加了 C6678_Set_Psc_All_On, Srio_Interrupts_Init，giga_ethernet_init,tcpip_stack_init。然后在...

2020-01-05C6000_Multicore阅读(18)赞(0)

DSP6678通过HWI得到FPGA发来的数据，再通过TCP发送给上位机。 上位机收到的字节数不会少，但是收到的数据会随机丢，而且某些数据会重复。 程序中有一段，涉及一个rc的参数，不知道什么意思，会不会对传输有影响。 谢谢。 下面是有rc...

2019-12-27C6000_Multicore阅读(25)赞(0)

你好， 我使用两块C6678 （A发送给B）使用SRIO 2.5Gbps 2x 互连，初始化出现了以下问题： 1、重复上电重启操作，大约每2000次B出现一次 input error-stopped问题； 2、请问可以使用B发送维护包给A，...

2019-12-19C6000_Multicore阅读(29)赞(0)

DSP6670,6678，在NDK的基础上进行了修改。FPGA通过SRIO把数据送给DSP，DSP通过配置HWI获得FPGA端的数据，然后通过UDP发送数据到上位机，但是发送若干包后上位机就收不到数据了。检查sendto有返回值，应该是把数...

2019-12-04C6000_Multicore阅读(18)赞(0)

你好，我在将SRIO的程序移植到TI的UDP例程时遇见了一下错误。我使用的是CCS5.4.0。 从报错可以看出是说几个名字重定义了，而且是都在一个文件里面，我查看了一下并没有多次定义他们。我怀疑是头文件重复包含，但是对应的头文件均有#ifn...

2019-11-28C6000_Multicore阅读(24)赞(0)

1.我要做的事情是： 通过触发中断（SWI或HWI），使NDK里面的UDP跑起来，实现DSP与PC数据传输。 2.我现在的问题是： （1）单独跑NDK没有问题，能够实现DSP与PC通信，但是我加了SWI和信号量来触发NDK的StackTes...

2019-11-06C6000_Multicore阅读(29)赞(0)

在网络初始化及SRIO LLD初始化中都会进行Qmss_init()及Cppi_init()。 关于Qmss_Result Qmss_init(Qmss_InitCfg *initCfg, Qmss_globalConfigParams *...

2019-10-08C6000_Multicore阅读(19)赞(0)

有一个基于srio的 project, 一直在用的4x four lane是正常的，最近发现把platform _write_configure的入参从PLATFORM_WRITE_UART改为PLATFORM_WRITE_ALL...