标签：【多核编程】6678DDR

2020-11-23C6000_Multicore阅读(256)赞(0)

我目前采用的是32位位宽的DDR3，DSP通过SRIO 的DirectiO模式接收FPGA传输的数据并存储到DDR3的内存地址中。我现在想将DDR3的位宽提高到64位，请问这样可以提高SRIO接收的效率吗？或者说提高DDR3位宽还有其他的优...

2020-11-13C6000_Multicore阅读(242)赞(0)

板子上有四片c6678，其中有两片如果调试时使用system reset复位，会导致ddr3控制寄存器出问题，0x21000000这部分寄存器全部变成0，也无法再写，最终初始化ddr3失败。另外两片dsp是好的，如果不去使用system r...

2020-08-28C6000_Multicore阅读(279)赞(0)

原先程序分配空间不足，我修改了cmd文件，程序可以编译通过，可以进入Debug，但是，程序不能执行，求指教 debug后程序输出的信息，如下图 我程序中全局变量比较大，编译出错，修改CMD中，将其放入DDR中，程序编译没有错误了，但是deb...

2020-08-27C6000_Multicore阅读(222)赞(0)

原先程序分配空间不足，我修改了cmd文件，程序可以编译通过，可以进入Debug，但是，程序不能执行，求指教 debug后程序输出的信息，用的是CCS5.5 如下图 求指教 Nancy Wang： 请不要重复发帖，请在同一个帖子中讨论，谢谢！...

2020-08-21C6000_Multicore阅读(234)赞(0)

尊敬的TI工程师，您好， 使用论坛中K1_STK_v1.1中Memory_Performance工程，该工程编译器优化等级为-o3，在此优化等级下调试，DDR测速正常，但是关于cache操作部分均无法添加断点，请问这是由于优化导致的吗？将优...

2020-08-06C6000_Multicore阅读(165)赞(0)

在自制的6678板子上测试DDR3，用的是KeyStone_STK_V1.1里的的memory_test例程，自制板子中多了一块用来ECC的DDR3，它在ck线的最后一个，与EVM上的ECC位置（在中间）不同，测量了自制板子的DQS和CK的...