标签：【多核编程】6678

2019-10-22C6000_Multicore阅读(218)赞(0)

ti专家你好，在6678 SRIO SWRITE 向FPGA发送数据时遇到了一共CACHE一致性的问题 目前SRIO 1X 3.125Gbps已经和FPGA联通，通过SWRITE方式双方胡写数据都没有问题， 问题现象： 但是在6678把L2...

2019-10-16C6000_Multicore阅读(279)赞(0)

在配置SPI nor flash boot时发现SPI时钟不对导致flash读取不稳定，定位发现同样的输入时钟，我用×32/4和×16/2两种配置PLL，前者输出时钟不对，后者对。 看文档sprugv2i.pdf 《...

2019-10-12C6000_Multicore阅读(212)赞(0)

我的数据是一个200点的数据，进行fft的时候需要将它补零到256点，请问我该如何进行正确的补零？ Shine： 在定义buffer的时候补零。

2019-10-11C6000_Multicore阅读(221)赞(0)

            各位IT大神，我在调试我们带C6678板卡的时候，遇到这样的问题：DSP启动模式设置的是EMIF 16启动，使用的CCS5.5开发工具，在System Re...

2019-09-29C6000_Multicore阅读(279)赞(0)

在自己设计的C6678板卡上只有PORT0连接phy芯片（port1没有连接），使用TI的K1_STK_V1.1的GE例程，port0的auto-negotiation状态一直为‘0’，auto-negotiatio...

2019-09-16C6000_Multicore阅读(193)赞(0)

TI工程师你们好！现在想确定一下EDMA3_LLD库中的通道申请函数EDMA3_DRV_requestChannel（）能不能申请2个及以上的QDMA通道，我现在测试的是QDMA申请第二个申请不成功，DMA通道在申请第三个时不成功，库为ed...

2019-09-12C6000_Multicore阅读(186)赞(0)

ccs的profile不能通过仿真器来统计c6000的性能，还有没有其它的方法呢 Nancy Wang： 请使用trace tool。参考： e2echina.ti.com/…/60514

2019-09-09C6000_Multicore阅读(251)赞(0)

我在DSP6678  0核、1核、2核运行了三个程序，其中0核和1核、0核和2核之间有数据传输，1核和2核无数据传输。 现在遇到的问题是，停止1核会影响到0核和2核的通信，程序阻塞。然而停止2核程序，不会影响0核和1核的程序通信。...