板子一开始工作正常
但是我将输入时钟由100MHz改为62.5MHz之后
修改了CORE和DDR的PLL参数
程序运行正常,打印也和之前一样
但是网口ping不通了
求大侠指点
这是现在的打印

Shine:
请问PLL参数改了多少?SGMII对时钟的要求。
PLL Output (MHz) = PLL Multiplier x SRIOSGMIICLK (MHz)
The VCO frequency range of the SGMII PLL is 1500 MHz to 3125 MHz, so the PLL output frequency must fall within this range.www.ti.com/…/sprabi2c.pdf
user5059741:
回复 Shine:
我只修改了
CORE:
原来PLLM和PLLD分别为19/0
现在是31/1
DDR:
原来PLLM和PLLD分别为31/0
现在是51/0
user5059741:
回复 Shine:
我的SRIOSGMIICLK没有动,一直是500MHz
TI中文支持网
