TI中文支持网
TI专业的中文技术问题搜集分享网站

关于DSP 5502 McBSP时钟频率的问题

大家好:

    想请教在调试DSP 5502时遇到的一些问题 谢谢:

    1)在McBSP配置成SPI模式时(as slave),我们发现与master通信时,在256Kbps的速率下接收收据正常,但是到了大于1Mbps时,接收数据异常。

       这时McBSP模块的输入时钟SYSCLK2是75MHz,在McBSP通过2分频成35MHz(频率通过示波器测量)。

    2)在McBSP配置成SPI模式时(as slave),通过对PLLM ,PLLDIV0,PLLDIV2进行配置,这时McBSP模块的输入时钟SYSCLK2是180MHz,在

          McBSP内部 2 分频后90MZ,以及5分频后35MHz,在256Kbps

         的速率下与master通信异常,1Mbps速率以上也异常。

    综述上面2条现象,有如下几个疑问:、

         1:McBSP配置成SPI模式时,通信速率有什么范围吗?比如说最高限制到15Mbps或者20Mbps(在datasheet上好像没注意到具体数值),我们在1Mbps以上的通信速率就没有成功过无论McBSP内部频率配置成多高。

           2:关于McBSP作为SPI的slave时,在5502McBSP的参考手册上,建议的时钟配置(SCLKME =0 CLKSM=1)是使用内部的时钟采样发生器的频率去同步外部clock而不是直接同步于外部master的时钟引脚的时钟,那么这样的话作为slave怎么去采样master的数据?

         另外EMIF的输出时钟能降低到50MHZ以下吗?

lansen lansen:

自己在补充一下:在5502的datasheet 中 system clock部分找到了sysclk2最大为150MHZ的内容,而且McBSP中最大频率为SYSCLK2的2分频,所以McBSP最大运行频率可以认为是75MHz  ,然后将McBSP作为slave,与master通信,8Mbps以下可以通信,我们想McBSP坐为SPI通信速率达到30Mbps,这样的话5502是否可行,还是有替代的5000系列的芯片推荐,谢谢

赞(0)
未经允许不得转载:TI中文支持网 » 关于DSP 5502 McBSP时钟频率的问题
分享到: 更多 (0)