TI中文支持网
TI专业的中文技术问题咨询交流网站

ADS807E采样CLOCK叠加输入通道

  用ADS807E做AD,发现采样clock叠加到了输入的模拟信号中,如图,通道1只要把FPGA送的clock 拿掉就很平滑。ADS807 datasheet 上没分数据地和模拟地,请问有经验的大神,如何解决?谢谢!

Annie Liu:

您的问题在E2E英文论坛已有工程师跟进,请继续关注。e2e.ti.com/…/3361914

赞(0)
未经允许不得转载:TI中文支持网 » ADS807E采样CLOCK叠加输入通道
分享到: 更多 (0)