TI中文支持网通过FPGA配置ADS54J20的寄存器，SPI时序正常，sck频率1MHz，配置analog Bank的寄存器回读正常，配置JESD BANK时spi误会度信号
Kailyn Chen：
您的意思是读JESD bank 不正常是吗？
datasheet中page36 给出了JESD bank的读写步骤以及时序，所以按照这个步骤一步步进行的是吗？www.ti.com/…/ads54j20.pdf
user5844114：
回复 Kailyn Chen:
是按照这个顺序配置的， address 4003h with 00h.address 4005h with 01h ,address 4004h with 69h, 然后就是写或读寄存器了，我是先写再读发操作
user5844114：
通过FPGA配置ADS54J20的寄存器，SPI时序正常，sck频率1MHz，配置analog Bank的寄存器回读正常，配置JESD BANK时spi无回读信号
zhi wang43：
回复 user5844114:
请问一下，这个问题解决了吗，我也遇到了相同的情况
user5844114：
回复 zhi wang43:
配置ADS54j20之前，先把ADC工作所需的时钟都配齐了，再配置ADC的寄存器
